財団法人 電力中央研究所

電力中央研究所 研究報告書(電力中央研究所報告)
[CRIEPI Research Report]

研究報告書「電力中央研究所報告」は当研究所の研究成果を取りまとめた刊行物として、昭和28年より発行されております。 一部の研究報告書はPDF形式で全文をダウンロードすることができます。 ダウンロードの際には、当サイトの利用規約を遵守の上ご利用ください。

※ PDFのファイルサイズが大きい場合には、ダウンロードに時間がかかる場合がございます。 ダウンロードは1回のクリックで開始しますので、ダウンロードが完了するまで、複数回のクリックはなさらないようご注意願います。

研究報告書 詳細情報
[Detailed Information]

報告書番号 [Report Number]
H19008
タイトル
VSTL REV に基づく発変電所低圧制御回路のサージ解析技術の開発−保護継電装置・計器用変成器のモデル化手法の開発とその制御線誘導サージ解析への適用−
[Title]
Development of techniques for surge analysis of low-voltage control circuits in power plants and substations based on VSTL REV - Development of techniques for representing protection relay units and instrumental transformers and their application to the analysis of surges induced on control cables -
概要 (図表や脚注は「報告書全文」に掲載しております)
背  景
発変電所の低圧制御回路において,雷サージなどに起因して障害が発生し,供給支障に至ることが懸念されている。当該回路の適切なサージ・イミュニティ対策を確立するために,これまで,サージ現象の実験的な評価とともに,FDTD法注1に基づくサージ・電磁界現象解析プログラム VSTL REV注2, [1]を用いることで,接地網を含む誘導サージ現象の高精度な解析が可能であることを明らかにした[2]。また,制御線の模擬手法の開発に向けて,主回路や接地網と同時に,これらに比べて微細な構造を有する同軸ケーブルの模擬手法を開発してきた[3]。VSTL REV を低圧制御回路のサージ現象の解析に適用するためには,さらに,保護継電装置や計器用変成器の模擬手法を開発する必要がある。
目  的
VSTL REV のための保護継電装置や計器用変成器の模擬手法を開発して,主回路にサージが侵入した際の低圧制御回路のサージ解析を実施し,計算結果の妥当性を確認する。
主な成果
1. VSTL REV のための保護継電装置・計器用変成器の模擬手法の開発
66 kVディジタル型保護継電装置の信号回路の入力インピーダンスの実測結果に,ベクトル・フィッティング法を適用して,保護継電装置(VT,CT)を回路素子(集中定数インピーダンス)で模擬する手法を開発し,VSTL REV における模擬手法の妥当性を確認した(図1)。次に,66 kV 計器用変成器の信号回路の入力インピーダンスおよび一次側から二次側への移行サージ特性の実測結果に,ベクトル・フィッティング法を適用し,計器用変成器の二次側回路(VT,CT)を回路素子(集中定数インピーダンス)と電源で模擬する手法を開発し,VSTL REV における模擬手法の妥当性を確認した(図2)。
2. 主回路にサージが侵入した際の低圧制御回路のサージ解析
 図3 に示すように,接地網上方にガス絶縁母線と計器用変成器で構成したGISモデルを配置し,計器用変成器と制御建屋内に設置した保護継電装置を制御線(CVV線)で接続して,低圧制御回路(VT回路)の実験モデルを構成した。遠方に配置したパルス発生器により,GISモデルの中心導体にサージ電流を注入し,(i) 注入電流,(ii) ガス絶縁母線の中心導体―外部シース間電圧,(iii) 電圧基準線に対する接地網の過渡電位上昇,(iv) 制御線の誘導電圧(保護継電装置の信号入力部)を測定した。上記で開発した模擬手法を適用し,VSTL REV を用いて計算した結果は実測結果と良好に一致することを確認し,開発した模擬手法に基づくサージ解析の妥当性を明らかとした。
注1):Finite Difference Time Domainの略で,数値電磁界解析手法の一つである。
注2):Virtual Surge Test Lab. Restructured and Extended Versionの略。
関連報告書:
[1] H17005「サージ・過渡電磁界現象解析プログラム VSTL REV の開発−FDTD 法に基づくVSTL REV の開発と電力主要設備の雷・開閉サージ解析への適用−」(2018.04)
[2] H08004「低圧制御回路の雷サージ特性−その2−制御線誘導サージ電圧計算へのVSTL の適用−」(2009.05)
[3] H16003「VSTL REV に基づくサージ解析のための同軸ケーブル模擬手法の高度化−導体内部および表面伝達インピーダンス模擬手法の開発−」(2017.04)」
[Abstract]
Digital-type control equipment has been installed in low-voltage control circuits of power stations and substations with the proliferation of digital-type electronic devices, and thus the control circuits might be more susceptible to malfunctions and faults due to abnormal surge voltages in the control circuits caused by lightning and switching surges. To protect control circuits properly, it is required to evaluate the effectiveness of countermeasures on the basis of the prediction of surge pheonmena, and we have been developing an electromagnetic transient analsyis code, VSTL REV (Virtual Surge Test Lab. Restructured and Extended Version) based on the three-dimensional finite-diffference time-domain (FDTD) method, which is quite effective for analysing transient phenomena in three-dimensional structures and grounding systems. In this report, first, we have developed techniques for representing protection relay units and instrumental transformers for FDTD-based surge simulations. Secondly, using the developed techniques, we simulated a test system of low-voltage control circuits, calculated induced surge voltages in the low-voltage control circuit due to main-circuit surges, and compared the simulated results with measured results for validation.
報告書年度 [Report's Fiscal Year]
2019
発行年月 [Issued Year / Month]
2020/05
報告者 [Author]

担当

氏名

所属

立松 明芳

電力技術研究所 サージ・電磁気現象領域

キーワード [Keywords]
和文 英文
FDTD法 FDTD method
サージ解析 Surge analysis
Lightning
低圧制御回路 Low-voltage control circuits
主回路 Main circuits
Copyright (C)  Central Reseach Institute of Electric Power Industry. All Rights Reserved.